- 相關(guān)推薦
基于PCI總線的雙DSP系統(tǒng)及WDM驅(qū)動程序設計
摘要：介紹了PCI總線控制芯片PCI2040的功能及內(nèi)部結(jié)構(gòu)，分析了基于PCI總線的雙DSP通信的硬件結(jié)構(gòu)及實現(xiàn)方法，并描述了利用Windows2000 DDK開發(fā)WDM設備驅(qū)動程序的方法及PCI雙DSP通信驅(qū)動程序主要模塊的設計方法和編程注意要點。關(guān)鍵詞：PCI總線 PCI2040 DSP DDK WDM
TI公司專門推出了PCI2040橋芯片是專門針對PCI總線和DSP接口用的，本文利用它和DSP來處理視頻信號，并用雙端口RAM實現(xiàn)DSP之間的數(shù)據(jù)傳輸。
1 硬件設計
1.1 PCI總線控制芯片PCI2040
PCI總線是一種不依附于某個具體處理器的局部總線，它支持32位或64位的總線寬度，頻率通常是33MHz，目前最快的PCI2.0總線工作頻率是66MHz。工作在33MHz、32位時，理論上最大數(shù)據(jù)傳輸速率能達到133MB/s。它支持猝發(fā)工作方式，提高了傳輸速度，支持即插即用，PCI部件和驅(qū)動程序可以在各種不同的平臺上運行[1]。
實現(xiàn)PCI總線協(xié)議一般有兩種方法，一是用FPGA設計實現(xiàn)，但PCI協(xié)議比較復雜，因此難度較大；二是采用PCI總線控制芯片，如AMCC公司的S5933、PLX公司的PCI9080等通用的PCI接口芯片。TI公司專門推出了針對PCI總線和DSP接口的芯片PCI2040[2]，它不但實現(xiàn)了PCI總線控制的功能，而且提供了和DSP芯片無縫的接口，因而大大簡化了系統(tǒng)設計的復雜度并縮短了開發(fā)時間。
PCI2040是一個PCI-DSP橋接器件，它提供了PCI局部總線和TMS320C54X 8位主機接口(HPI)與TMS320C6X 16位主機接口的無縫連接。一片PCI2040最多能同時掛接4片DSP芯片。同時，它還提供了一個串行EEPROM接口，一個通用輸入輸出接口(GPIO)和一個16位通用總線接口(為TI JTAG測試總線控制器提供接口)[2]。PCI2040只能作為PCI目標設備使用，不能作為PCI主設備使用；它只支持單字的讀寫，不能提供DMA操作。PCI2040能夠兼容3.3V和5V信號環(huán)境?系統(tǒng)中的3.3V和5V信號可以直接從PCI插槽中獲得。
PCI2040和TMS320C6201的接口如圖1所示。
1.2 PCI2040寄存器說明
PCI2040橋256字節(jié)的配置頭如圖2所示，HPI CSR 基地址、控制空間基地址(Control Space Base Address)值都是系統(tǒng)自動分配的。所有的PNP器件都是如此?它將控制空間映射到主機內(nèi)存，映射的空間大小為32KB。4片DSP芯片的選擇是通過解碼PCI_AD14、PCI_AD13來實現(xiàn)的，其對應關(guān)系如表1所示。而DSP HPI寄存器的地址則是由PCI_AD12和PCI_AD11來決定的，其對應關(guān)系如表2所示。
圖1 PCI2040和TMS320C6201的接口
表1 DSP選擇
AD[14:13]
[1] [2] [3] [4]
【基于PCI總線的雙DSP系統(tǒng)及WDM驅(qū)動程序設計】相關(guān)文章：
基于PCI總線的多路數(shù)據(jù)總線接口設計與實現(xiàn)04-28
基于PCI總線數(shù)據(jù)分路/發(fā)送機制及實現(xiàn)04-30
基于DSP的GPS/DR組合定位系統(tǒng)的設計04-29